AHB总线

发表于 2021-12-14 分类于数字IC设计， AHB项目
本文字数： 1.2k 阅读时长 ≈ 1 分钟

AHB 组成部分

AHB Master

发表于 2021-12-14 分类于工具使用， Hexo
本文字数： 837 阅读时长 ≈ 1 分钟

Mrakdown 写作的体验很棒，除了标准语法之外，Next 自带的 Tag 插件有还有一些特殊用法，这里仅对常用语法做下记录。

发表于 2021-12-14 分类于数字IC设计， AHB项目
本文字数： 224 阅读时长 ≈ 1 分钟

定义了三种总线的标准，AHB，APB，ASB

发表于 2021-10-22 分类于数字IC设计，典型电路的设计
本文字数： 404 阅读时长 ≈ 1 分钟

目的：防止异步复位信号 release 释放时出现亚稳态现象。

含义：

异步复位：复位与 clk 无关：always@（posedge clk or negedge rst_n）

同步释放：复位信号在第二级触发器的 clk 边沿来后释放，第二级输出是稳定且被同步。多打一拍，消除亚稳态。一般触发器都会在一个或两个时钟周期内返回稳态。

发表于 2021-10-22 分类于数字IC设计，典型电路的设计
本文字数： 239 阅读时长 ≈ 1 分钟

原理：检测数据中奇数位错误，但不能确定错误位置

方法：判断 1 的个数为奇数还是偶数个，在奇校验时，正常的情况下个数应该为奇数个，偶校验正常情况下应该时偶数个。

发表于 2021-10-21 分类于数字IC设计，典型电路的设计
本文字数： 643 阅读时长 ≈ 1 分钟

实现并转串，8输入1输出

发表于 2021-10-21 分类于数字IC设计，典型电路的设计
本文字数： 525 阅读时长 ≈ 1 分钟

对 1bit 的脉冲信号进行展宽，转为 32bit 位宽，并产生有效信号:

发表于 2021-10-21 更新于 2021-10-22 分类于数字IC设计，典型电路的设计
本文字数： 4.6k 阅读时长 ≈ 4 分钟

数字电路设计许多模块都是由计数器与分频器组成的，例如 PWM 脉宽调制、频率计等。分频逻辑也往往通过计数逻辑完成。本文主要对偶数分频、奇数分频、半整数分频进行简单的总结。

发表于 2021-09-24 更新于 2021-09-25 分类于数字IC设计，芯动力-硬件加速设计笔记
本文字数： 11k 阅读时长 ≈ 10 分钟

1. 同步电路的定义：即电路中的所有受时钟控制的单元，全部由一个统一的全局时钟控制

发表于 2021-09-21 更新于 2021-09-25 分类于数字IC设计，芯动力-硬件加速设计笔记
本文字数： 4.9k 阅读时长 ≈ 4 分钟

Verilog是用来描述可综合的硬件电路，相比C语言，最显著的区别在于HDL语言具备以下硬件设计的基本概念：