2-STA基本概念

发表于 更新于 分类于
本文字数： 928 阅读时长 ≈ 1 分钟

时序弧

分为连线延迟和单元延迟

  • cell delay 单元延迟
    • transition delay
    • logic gate delay

setup time and hold time

setup time

  • 在时钟边沿之前，数据需要保持稳定的时间
  • 计算最大延迟

hold time

  • 在时钟边沿之后，数据需要保持的时间
  • 计算最小延迟

时序路径

对于时序分析来说，首先需要将设计分成一系列的时序路径

每条路径有一个起始点和结束点

  • 起始点：clock pin，input port
  • 结束点：data input pin (D)，output port

Path1: input port —> D

Path2: clock pin —> D

Path3: clock pin —> output port

Path4: input port —> output port

时钟域

现在的SoC都是全局异步，局部同步，多时钟域。

STA 只针对同步电路，因此如果存在多时钟域的话，需要设置忽略。

set_false_path -from [get_clocks USBCLK] -to [get_clocks MEMCLK]

操作条件

STA是在某个特定的操作条件下进行分析的，而这个操作条件又与Process，Voltage and Temperature (PVT) 有关。

  • 高温、低电压会使延迟最大，在这个条件下检查建立时间

  • 低温、高电压会使延迟最小，在这个条件下检查保持时间

三个操作条件：

  • WCS (Worst-Case Slow): Process is slow, temperature is highest (125℃) and voltage is lowest ((1.2V minus 10%))
  • TYP (Typical): Process is typical, temperature is nominal (25℃) and voltage is nominal (1.2V)
  • BCF (Best-Case Fast): Process is fast, temperature is lowest (-40 ℃) and voltage is highest (1.2V plus 10%)

set_operating_conditions "WCCOM" -library mychip，使用的操作条件为WCCOM，其定义在mychip的库中。